유리기판 실리콘 인터포저 차이

역할 차이

실리콘 인터포저는 TSMC CoWoS, 인텔 EMIB 등에서 칩렛 간 초고밀도 연결을 제공하는 수단으로, 반도체 팹에서 웨이퍼 공정으로 제작됩니다. 유리기판(glass interposer)은 패널 기반으로 동일한 기능을 구현하되, 대면적과 비용 절감을 목표로 합니다. 실리콘 인터포저는 반도체 팹의 미세 공정 기술을 그대로 활용할 수 있어 배선 밀도가 가장 높지만, 웨이퍼 면적 제한과 높은 제조 비용이 약점입니다. 유리 인터포저는 배선 밀도에서 실리콘에 못 미치지만, 패널 기반 대면적 가공으로 비용 경쟁력을 확보할 수 있는 잠재력이 있습니다. 두 기술은 대체 관계보다 상호 보완적 관계에 가까우며, 패키지 요구 사양에 따라 선택이 달라집니다.

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 역할 차이에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

관통전극

실리콘의 TSV(Through Silicon Via)는 DRIE(Deep Reactive Ion Etching, Bosch 공정)로 가공하며, 비아 직경 5~20μm, 피치 10~50μm의 초미세 사양이 가능합니다. 유리의 TGV는 레이저 천공+습식 식각으로 가공하며, 현재 비아 직경 20~100μm, 피치 40~200μm가 주류입니다. TSV는 실리콘이 전도체이므로 SiO₂ 절연 라이너(100~500nm)를 먼저 형성해야 하고, 이 라이너 공정이 비용과 결함의 원인이 됩니다. TGV는 유리 자체가 절연체이므로 라이너가 불필요하여, 공정 단계가 줄고 비아 피치를 더 줄일 수 있는 구조적 이점이 있습니다.

배선과 면적

실리콘 인터포저의 배선은 반도체 팹의 BEOL(Back End of Line) 공정을 활용하므로 L/S 0.5/0.5μm 이하의 초미세 배선이 가능합니다. 유리기판의 배선은 패널 기반 SAP 공정으로, 현재 L/S 2/2μm가 목표 사양이며 양산 수준은 5/5μm 전후입니다. 면적에서는 유리가 압도적으로 유리합니다. 300mm 실리콘 웨이퍼에서 확보할 수 있는 인터포저 면적은 제한적이지만, 유리 패널에서는 수배 이상 큰 인터포저를 직접 가공할 수 있습니다. 이 면적 이점은 칩렛 수가 10개 이상으로 늘어나는 미래 패키지에서 결정적 차이가 됩니다.

• 실리콘 인터포저: L/S 0.5/0.5μm 가능, 300mm 웨이퍼 면적 제한
• 유리 인터포저: L/S 2~5μm(현재), 패널 기반 대면적 확장 가능
• 하이브리드 접근: 실리콘 브릿지(EMIB 등)를 유리 기판 위에 배치하는 구조도 연구 중

열 신뢰성

열 관리 측면에서 실리콘 인터포저는 열전도율 약 150W/m·K로 자체적인 열 확산 기능이 우수합니다. 유리 인터포저는 열전도율 약 1W/m·K로 열 확산 능력이 매우 낮아, TGV 구리 비아와 외부 열 솔루션(히트 스프레더, TIM)에 전적으로 의존해야 합니다. 반면 CTE 측면에서는 유리(3~8ppm/°C)가 실리콘(2.6ppm/°C)과 가까우면서도 유기 PCB(12~17ppm/°C)와의 중간 버퍼 역할이 가능하여, 패키지 전체의 열기계적 신뢰성 설계에서 유연성을 제공합니다.

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 열 신뢰성에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

생산 인프라

실리콘 인터포저의 생산은 반도체 팹(TSMC, 삼성 파운드리 등)에서 이루어지며, 기존 반도체 공정 장비와 인프라를 공유합니다. 이는 기술 성숙도가 높다는 장점이지만, 팹 가동률과 우선순위에 따라 공급 유연성이 제한될 수 있습니다. 유리 인터포저의 생산은 디스플레이 패널 가공 기술을 기반으로 하되, 반도체 수준의 정밀도가 요구되므로 신규 장비 투자와 공정 개발이 필요합니다. 현재 유리 인터포저 전용 생산 라인을 갖춘 업체는 제한적이며, 양산 인프라 구축은 산업계의 투자 의지와 수요 확보에 달려 있습니다.

적용 시나리오

현재 시점에서 실리콘 인터포저는 HBM 연결 등 초미세 배선이 필수인 영역에서 독보적입니다. 유리 인터포저는 배선 밀도보다 대면적·저비용이 중요한 영역(대면적 칩렛 집적, RF/광전자 모듈)에서 가장 먼저 도입될 가능성이 높습니다.

적용 시나리오

두 기술의 적용 시나리오를 정리하면 다음과 같습니다.

1. HBM 인터커넥트(L/S 1μm 이하 필요): 실리콘 인터포저가 현재 유일한 양산 옵션
2. 대면적 AI 가속기(50×50mm+): 유리 인터포저의 면적·비용 이점이 핵심
3. RF 모듈(28GHz+): 유리의 유전 안정성이 실리콘 대비 유리, 배선 밀도 요구가 상대적으로 낮음
4. 광전자 하이브리드: 유리의 투명성과 광도파로 가능성이 차별적 강점

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 적용 시나리오에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

이 글은 AI(인공지능)의 도움을 받아 작성되었습니다.