유리기판 AI 반도체

AI 패키징 배경

AI 가속기(GPU, TPU, NPU)는 대규모 병렬 연산을 위해 수천 억 개의 트랜지스터와 수 TB/s의 메모리 대역폭을 필요로 합니다. 이를 위해 단일 칩의 면적을 키우거나(모놀리식), 여러 칩렛을 인터포저 위에 집적하는(이종 집적) 방식이 사용됩니다. NVIDIA의 GB200/B200, AMD의 MI300 시리즈, 인텔의 Gaudi 등 최신 AI 가속기는 모두 고밀도 패키징 기술에 의존하며, 패키지 면적은 60×60mm를 초과하는 경우도 있습니다. 이 규모의 패키지에서 유기기판은 CTE 불일치에 의한 휨과 배선 정밀도 문제가 심화되고, 실리콘 인터포저는 면적과 비용 제약이 커집니다. 유리기판은 이 사이의 공간을 채울 수 있는 기술로 검토되고 있습니다.

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. AI 패키징 배경에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

대역폭

AI 가속기의 메모리 대역폭 요구는 HBM(High Bandwidth Memory) 적층으로 충족되며, HBM과 컴퓨트 다이 사이의 인터커넥트 대역폭이 병목이 됩니다. 현재 HBM 인터커넥트는 실리콘 인터포저(CoWoS 등)에서 1μm 이하 L/S의 초미세 배선으로 구현됩니다. 유리 인터포저에서 동일 대역폭을 달성하려면 배선 밀도를 높이거나, 더 넓은 면적에 더 많은 채널을 배치해야 합니다. 유리의 대면적 이점을 활용하면, 배선 밀도가 실리콘보다 낮더라도 총 채널 수를 늘려 대역폭을 확보할 수 있다는 것이 유리기판 진영의 기술적 주장입니다.

전력 전달망

AI 가속기의 전력 소비는 수백 W에 달하며, 칩 전면에 균일한 전력을 공급하는 PDN(Power Delivery Network)의 설계가 핵심입니다. 유리기판의 TGV는 고밀도 배열이 가능하여, PDN의 루프 인덕턴스를 낮추고 전압 강하(IR drop)를 줄이는 데 유리합니다. 또한 유리 자체가 절연체이므로 TSV와 달리 절연 라이너가 불필요하여, 동일 피치에서 더 큰 구리 단면적을 확보할 수 있어 전류 용량(current carrying capacity)이 향상됩니다. 다만 유리의 낮은 열전도율은 전력 전달 시 발생하는 열의 배출 경로가 제한됨을 의미하며, 이는 별도의 열 관리 설계로 보완해야 합니다.

• TGV 배열 밀도: 유리의 라이너 불필요 → 피치 축소 → PDN 임피던스 감소
• 전류 용량: TGV 구리 면적 증가로 수 A/via 전달 가능
• IR drop: TGV 고밀도 배열로 칩 전면 균일 전력 공급 가능
• 열 관리: TGV 구리 비아가 열 전도 경로 역할을 겸함

칩렛 집적

차세대 AI 가속기는 칩렛 수가 10개 이상으로 증가할 전망이며, 이에 따라 인터포저 면적도 비례하여 커져야 합니다. 실리콘 인터포저는 300mm 웨이퍼 면적 내에서 확보 가능한 인터포저 크기가 제한적이며, 다수 인터포저를 패키지 내에서 연결하는 브릿지 방식(EMIB 등)으로 대응하고 있습니다. 유리 인터포저는 패널 기반으로 단일 인터포저의 면적을 크게 확장할 수 있어, 칩렛 수 증가에 자연스럽게 대응할 수 있습니다. 다만 대면적 인터포저에서의 휨 관리, 배선 균일도, 검사 비용이 기술적 과제로 남아 있습니다.

열과 응력

AI 가속기의 높은 전력 밀도(수 W/mm²)는 패키지의 열 관리를 극도로 중요하게 만듭니다. 유리기판의 열전도율(~1W/m·K)은 실리콘(~150W/m·K)이나 구리(~400W/m·K)에 비해 매우 낮아, 기판 자체로는 열 확산 기능이 미미합니다. 따라서 고밀도 TGV를 열 전도 경로로 활용하고, 기판 하면에 히트 스프레더를 부착하거나 액냉(liquid cooling) 시스템과 연동하는 등의 열 관리 솔루션이 필수적입니다. 열에 의한 기계적 응력 측면에서는 유리의 낮은 CTE가 칩-기판 계면의 응력을 줄이는 데 유리하지만, 대면적 패키지에서 배선층과 유리 코어 사이의 응력 불균형이 휨과 크랙의 원인이 될 수 있습니다.

전망 검증 주의

AI 반도체 시장의 급격한 성장에 따라 유리기판 관련 전망이 과장될 수 있습니다. ‘유리기판이 AI 반도체의 필수 기술’이라는 주장은 아직 양산 실증이 필요한 가설 단계입니다. 투자 판단에 활용하기 전에 기업별 양산 일정, 고객 인증 현황, 실제 출하 물량을 반드시 확인하십시오.

전망 검증

유리기판의 AI 반도체 적용 전망을 검증할 때 참고할 핵심 지표입니다.

1. 양산 파트너: 유리기판을 실제 AI 가속기에 적용하겠다는 칩 제조사의 공식 발표 유무
2. 배선 사양: 양산 L/S가 AI 패키지 요구(2~5μm)를 충족하는지
3. 수율 수준: AI 가속기의 높은 I/O 수에 대응할 수 있는 TGV/배선 수율 달성 여부
4. 비용 비교: 실리콘 인터포저 대비 단위면적당 비용 절감 실증 데이터
5. 열 솔루션: 300W+ 전력의 AI 칩에 대한 열 관리 검증 결과

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 전망 검증에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

이 글은 AI(인공지능)의 도움을 받아 작성되었습니다.