유리기판 첨단패키징

패키징 요구

첨단 패키징의 핵심 트렌드는 이종 집적(heterogeneous integration)입니다. 서로 다른 공정·기능의 칩렛(compute, memory, I/O, analog)을 하나의 패키지에 통합하여, 단일 모놀리식 칩으로는 달성하기 어려운 성능·비용 최적화를 추구합니다. 이때 칩렛 간 연결을 담당하는 인터포저 또는 기판에는 미세 피치 배선(L/S 2~5μm), 대면적(50×50mm 이상), 높은 I/O 밀도, 신호 및 전력 무결성이 동시에 요구됩니다. 기존 유기기판은 미세 피치와 대면적에서, 실리콘 인터포저는 면적과 비용에서 제약이 있어, 유리기판이 이 두 소재 사이의 공백을 채울 후보로 부상한 것입니다.

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 패키징 요구에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

칩렛 연결

칩렛 간 연결은 인터포저 위의 미세 배선(RDL)과 마이크로 범프를 통해 이루어집니다. 유리 인터포저에서는 L/S 2~5μm의 배선으로 칩렛 간 데이터 전송 경로를 제공하고, 40~100μm 피치의 마이크로 범프로 칩렛을 탑재합니다. 유리의 높은 치수 안정성은 마이크로 범프의 정렬 정밀도를 확보하는 데 유리합니다. 칩렛 수가 증가할수록 인터포저 면적이 커지며, 유리 패널 기반 가공은 이 면적 확장에 대응할 수 있는 핵심 이점입니다. 다만 유리 표면에서의 미세 범프 접합 신뢰성(전단 강도, 열피로 수명)은 추가 검증이 필요합니다.

신호 무결성

첨단 패키징에서 신호 무결성(SI)은 칩렛 간 고속 데이터 전송의 품질을 결정합니다. 유리기판의 낮은 유전손실(Df < 0.005)과 균질한 유전 특성은 고속 직렬 링크(56~112Gbps/lane)의 삽입 손실(insertion loss)을 줄이는 데 기여합니다. 전력 무결성(PI) 측면에서 TGV의 낮은 인덕턴스는 전원 공급망(PDN)의 임피던스를 낮추어, 칩 동작 시 전압 강하(IR drop)를 억제합니다. 유리의 낮은 기생 정전용량은 크로스토크 감소에도 유리합니다. 다만 유리의 유전상수(Dk 5~6)가 저유전 유기기판보다 높아, 전송선 설계(선폭·간격)를 유리 Dk에 맞추어 재최적화해야 합니다.

• 삽입 손실: 유리 인터포저에서 10mm 전송선의 삽입 손실이 유기 대비 10~20% 낮다는 연구 발표 있음
• PDN 임피던스: 고밀도 TGV 배열로 타깃 임피던스(< 1mΩ) 달성 가능
• 크로스토크: 유리의 낮은 Dk로 인접 전송선 간 결합 감소
• 시뮬레이션: SI/PI 설계 시 유리 소재의 주파수 의존 모델(Djordjevic-Sarkar 등) 적용 필요

대면적과 휨

대면적 유리 인터포저의 가장 큰 기술적 과제 중 하나는 휨(warpage) 관리입니다. 유리 자체는 CTE가 낮아 온도 변화에 따른 휨이 작지만, 유리 위에 형성된 구리 배선층(CTE ~17ppm/°C)과의 CTE 불일치가 휨을 유발합니다. 대면적일수록 이 휨이 누적되어, 후속 조립(다이 본딩, 몰딩) 공정에서 정렬 불량이나 접합 불량의 원인이 됩니다. 휨 제어를 위해 상하면의 금속 배선 구조를 대칭으로 설계하거나, 절연층의 CTE를 조절하여 응력 균형을 맞추는 기법이 연구되고 있습니다.

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 대면적과 휨에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

조립 검사

유리 인터포저에 칩렛을 조립하는 공정에서는 열압착 본딩(thermocompression bonding)이나 매스 리플로우(mass reflow)가 적용됩니다. 유리의 취성 때문에 본딩 압력과 온도 프로파일을 유기기판 대비 신중하게 설정해야 하며, 기판 파손 방지를 위한 서포트 지그 설계가 중요합니다. 검사에서는 범프 접합 품질(습윤성, 보이드, 브릿지)을 X-ray, SAT(Scanning Acoustic Tomography), SEM 단면 분석으로 확인합니다. 조립 후 전체 패키지의 전기 검사(오픈/쇼트, 기능 테스트)와 신뢰성 시험(온도 사이클, 습열)으로 최종 합격 여부를 판정합니다.

상용화 판독

유리 인터포저의 첨단 패키징 적용은 아직 양산 단계에 이르지 않았습니다. 학회 발표와 기업 로드맵에서 파일럿 수준의 기술 시연이 보고되고 있으며, 실제 제품 탑재까지는 고객 인증, 수율 안정화, 공급망 구축이 선행되어야 합니다. 뉴스에서 ‘유리기판 양산’이라는 표현이 나오면, 실제 출하 물량과 탑재 제품을 확인하시기 바랍니다.

상용화 판독

첨단 패키징에서 유리기판의 상용화 단계를 판단할 때 확인해야 할 핵심 지표입니다.

1. 배선 사양: 양산 배선 L/S가 목표(2μm)에 도달했는지
2. 패널 크기: 실제 양산에 사용되는 패널 크기와 TGV 수율
3. 고객 인증: 특정 칩 제조사의 인증 통과 여부
4. 출하 물량: 샘플이 아닌 양산 물량 출하 여부
5. 조립 수율: 칩렛 조립 후 패키지 수율이 경쟁 방식과 동등한지

이 항목을 실제 자료에 적용할 때는 단일 특성만 떼어 결론을 내리지 않는 것이 중요하다. 상용화 판독에 관한 결과는 유리 조성, 패널 두께, 비아와 배선의 형상, 후속 조립 조건이 함께 달라지면 같은 방향으로 재현되지 않을 수 있다. 따라서 공급사 사양서는 시험 온도와 주파수, 시편 크기, 측정 방법을 맞춘 뒤 비교하고, 개발 샘플과 고객 인증, 파일럿 생산, 양산 출하를 서로 다른 단계로 구분해야 한다. 공개 자료에 조건이 빠져 있다면 우열을 단정하기보다 확인이 필요한 항목으로 남기는 편이 안전하다.

검토 기록에는 자료의 발행 주체와 확인일, 시험 조건, 비교 대상, 아직 검증되지 않은 가정을 함께 적는다. 공정 변경 전후에는 동일한 측정법으로 결함 위치와 전기적 결과를 연결하고, 평균값뿐 아니라 분포와 가장자리 편차도 확인한다. 이런 방식은 홍보 문구와 실제 제조 가능성을 구분하고, 설계 요구가 바뀌었을 때 판단 근거를 다시 추적하는 데 도움이 된다.

이 글은 AI(인공지능)의 도움을 받아 작성되었습니다.